這是關(guān)于如何實現(xiàn)PCIe Gen3/Gen4接收端鏈路均衡測試的系列介紹,小泰將分別從理論篇到實踐篇,為您講述PCIe 3.0/4.0的鏈路均衡的工作原理及對鏈路均衡的測試和調(diào)試。
本期為理論篇,主要介紹PCIe 3.0&4.0的鏈路均衡,包括:
1)發(fā)送端的均衡: FFE
2)接收端的均衡: CTLE和DFE
3)鏈路均衡過程
PCIe接口自從被推出以來,已經(jīng)成為了PC和Server上重要的接口。為了更高了數(shù)據(jù)吞吐率,PCI-SIG組織于2010年推出了PCIe 3.0,數(shù)據(jù)速率達(dá)到了8GT/s;于2017年推出了PCIe 4.0,數(shù)據(jù)速率達(dá)到了16GT/s。PCIe 3.0已經(jīng)是PC上的標(biāo)配接口;而PCIe 4.0目前仍處于Server上,在PC上也在開始普及。
*,PCIe 1.0和2.0使用的是普通的FR4板材和廉價的接插件。為了實現(xiàn)在這樣的物理介質(zhì)上進(jìn)行有效的信號傳輸,PCI-SIG組織使用了8b/10b編碼和發(fā)送端的去加重技術(shù),來保證信號質(zhì)量:
在PCIe 1.0中,去加重值為固定值3.5dB;
在PCI 2.0中,去加重值為3.5dB或6.0dB中的任何一個,也是為固定值,無法動態(tài)調(diào)整。
但是隨著速率的翻倍,為了在PCIe 3.0和4.0中仍然使用普通的FR4板材以及廉價的接插件。
PCI-SIG組織對規(guī)范做了兩方面的改進(jìn):
通過這兩方面的改進(jìn),PCI-SIG組織實現(xiàn)了在速率翻倍的同時,仍能保持使用普通的FR4板材和廉價接插件。本應(yīng)用筆記就聚焦于PCIe 3.0和4.0中的動態(tài)均衡技術(shù),介紹其原理、實現(xiàn)及其相關(guān)的一致性測試。這樣一種動態(tài)均衡技術(shù),在spec中被稱作“Link Equalization”(鏈路均衡,簡稱為LEQ)。
▼ ▼ ▼
本系列包含理論篇和實踐篇兩個部分
理論篇主要介紹PCIe 3.0/4.0的鏈路均衡的工作原理。實踐篇則側(cè)重于對鏈路均衡的測試和調(diào)試。
PCIe 3.0&4.0的鏈路均衡
在PCIe 3.0和4.0中的鏈路均衡技術(shù)相較于先前代要復(fù)雜得多,這樣一種動態(tài)均衡技術(shù)可以分為兩個方面進(jìn)行討論:
我們先來從均衡特性的角度來看看PCIe 3.0和4.0的均衡,如下圖1展示了在PCIe 3.0/4.0中所使用的全部均衡技術(shù),在Tx端有FFE(Feed Forward Equalizer,前饋均衡器);在Rx端有:CTLE(Continuous Time Linear Equalizer,連續(xù)時間線性均衡器)和DFE(Decision Feedback Equalizer,判決反饋均衡器)。
圖1. LEQ硬件實現(xiàn)的模塊框圖
通過FFE和CTLE,可以去除大部分由ISI所引入的抖動;通過DFE可以進(jìn)一步去除ISI,它還能去除部分的阻抗失配所造成的反射。通過這些均衡處理,就能夠保證在接收端判決輸入處將眼圖打開。
除了上述這些均衡特性上的支持外,在協(xié)議層(LTSSM)中還規(guī)定需要通過協(xié)議的方式來動態(tài)調(diào)整鏈路上的均衡設(shè)定值,這整個過程稱作鏈路均衡(Link Equalization,LEQ)。
在鏈路均衡過程中:
本地端按照某個初始Tx EQ的設(shè)定來發(fā)送數(shù)據(jù);
對端在接收到數(shù)據(jù)時,會根據(jù)誤碼率或信號質(zhì)量來判斷該Tx EQ是否合適;
若不合適,對端會通過協(xié)議向本地端請求一個新的Tx EQ值;
本地端在接收到這個請求值之后,會改變Tx EQ的值。
通過這一動態(tài)過程,就能夠保證鏈路上的Tx EQ為優(yōu)值。與此同時,本地端和對端也會同時調(diào)整Rx EQ。通過動態(tài)地調(diào)整Tx EQ和Rx EQ,就能夠靈活地適應(yīng)不同的信道情況。